(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-103034 (43)公開日 平成11年(1999) 4月13日

(51) Int.Cl.4		識別記号	PΙ		
H01L	27/12		H01L	27/12	В
	21/265			21/265	Q
	21/762			21/76	D

審査請求 未請求 請求項の数15 OL (全 9 頁)


(21)出顧番号	特願平9-260592	(71)出關人	000004260	
			株式会社デンソー	
(22)出願日	平成9年(1997)9月25日		愛知県刈谷市昭和町1丁目1番地	
		(72)発明者	松井 正樹	
			愛知県刈谷市昭和町1丁目1番地	株式会
			社デンソー内	
		(72)発明者	山内 庄一	
			爱知県刈谷市昭和町1丁目1番地	株式会
			社デンソー内	
		(74)代理人	介理!: 佐藤 強	

(54) 【発明の名称】 半導体基板の製造方法

(57) 【要約】

【課題】 簡単なプロセスで半導体層の下方に埋込領域 を有する半導体基板を形成する。

【解決手段】 支持用の単結論シリコン基板に酸化酸を 形成し (P1)、マスク部材をフォトレジストによりパ クーニングし (P2)、このたから不純酶をイオン汴入 して (P3) 型込電機パターンを形成した後、フォトレ ジストを刺贈する (P4)。半導体羅川の単語をシリコ ン基板に酸化酸を形成し (P5)、水素を高落度でイオ ン注入して刺削用のイオン社入層を形成する (P6)。 たれら2 枚の系板を観水化処理した上で貼り合わせ (P7)、剥離工程 (P8) で熱処理を行なって刺離すると 共に型込電板パターンの単結晶化を図る、剥離面を CM Pなどの部様処理で単にして半導体基板を得る。



【特許請求の範囲】

【請求項1】 素子形成用の半導体層(5)を支持用半 海体基板 (2) 上に絶縁膜 (4) を介して設けてなる半 導体基板 (I) の製造方法において、

前記支持用半導体基板 (2) に不純物を導入して埋込領 域(3,19,21)として形成する埋込領域形成工程 (P1~P4) ≥.

前記半導体層(5)を形成するための半導体層用基板 (14) に剥離用のイオン注入層(17)をその半進体

層(5)に対応した深さに形成するイオン注入層形成工 10 程 (P6) と、

前記埋込領域 (3) を形成した支持用半導体基板 (2) と前記イオン注入層 (17) を形成した前記半導体層用 基板(14)を貼り合わせる貼り合せ工程(P7)と、 前記貼り合せ工程 (P7) において貼り合わせた支持用 半導体基板 (2) および半導体層用基板 (14) を熱処 理することにより前記イオン注入層 (17) で剥離する 剥離工程 (P8) とを含んでなることを特徴とする半道 体基板の製造方法。

【請求項2】 請求項1記載の半導体基板の製造方法に 20 において、

前記埋込領域形成工程 (P1~P4) においては、前記 支持用半導体基板 (2) に対してイオン注入法により不 純物を導入する (P3) ことを特徴とする半導体基板の 製造方法。

【請求項3】 請求項2に記載の半導体基板の製造方法 において、

前記埋込伽城形成工程(P1~P4)においては、前記 支排用半導体基料 (2) への不維物の導人に先だって表 而に酸化腴(4)を形成することを特徴とする半導体基 30 板の製造方法。

【請求項4】 請求項2または3に記載の半導体基板の 製造方法において.

前記貼り合わせ工程(P7)においては、前記支持用半 導体基板 (2) の表面に前記埋込領域形成工程 (P1~ P4) において用いた前記酸化膜(4) を残した状態で 貼り合わせを行なうことを特徴とする半導体基板の製造 方法。

【請求項5】 請求項1記載の半導体基板の製造方法に おいて、

前記埋込領域形成工程 (P1~P4) は、

前記支持用半導体基板 (2) の表面に酸化糖 (4) を形 成する酸化膜形成工程 (P1) と、

前記支持用半導体基板 (2) の前記酸化膜 (4) の表面 にマスク部材(15.20.22)を前記埋込領域 (3, 19, 21) のパターンに形成するマスク部材形

成工程 (P2) と、 前記支持用半導体基板 (2) に前記マスク部材 (15. 20.22) をマスクとして前記酸化膜(4) を介して

19,21)を形成する不純物イオン注入工程(P3) 4.

前記マスク部材 (15.20.22) を除去するマスク 部材除去工程 (P4) とを含んでなることを特徴とする 半導体基板の製造方法。

【請求項6】 請求項3ないし5のいずれかに記載の半 導体基板の製造方法において、

前記埋込領域形成工程 (P1~P4) においては、前記 支持用半導体基板 (2) を熱酸化することにより前記酸 化膜(4)を形成することを特徴とする半導休基板の製 浩方法.

【請求項7】 請求項2ないし6のいずれかに記載の半 導体基板の製造方法において、

前記埋込領域形成工程 (P1~P4) において前記支持 用半導体基板 (2) に不純物をイオン注入法により導入 したときの結晶の乱れを熱処理工程 (P8) を実施する ことにより再結晶化することを特徴とする半導体基板の 製造方法。

【請求項8】 請求項7に記載の半導体基板の製造方法

前記熱処理工程 (P8) は、前記貼り合わせ工程 (P 7) 以降に行なうことを特徴とする半導体基板の製造方

【請求項9】 請求項8に記載の半導体基板の製造方法 において、

前記勢処理工程 (P8) は、前記剥離工程 (P8) の熱 処理を行なうことにより実施することを特徴とする半導 体基板の製造方法。

【請求項10】 請求項1ないし9のいずれかに記載の 半導体基板の製造方法において、

前記埋込領域形成工程 (P1~P4) は、前記埋込領域 (3.19.21) に導入する不純物としてその導入領 域の導電形と異なる導電形を形成する不純物を用いるこ とを特徴とする半導体基板の製造方法。

【請求項11】 請求項1ないし10のいずれかに記載 の半導体基板の製造方法において、

前記埋込領域形成工程 (P1~P4) は、前記支持用半 導体基板 (2) としてのシリコン基板に前記埋込領域 (3, 19, 21) に導入する不純物として砒素(A

s), リン(P) あるいは硼素(B) を用いることを特 微とする半導体基板の製造方法。

【請求項12】 請求項1ないし11のいずれかに記載 の半導体基板の製造方法において、

前記イオン注入層形成工程 (P6) においては、前記イ オン注入層 (17) を形成するに先だって、前記半導体 層用基板(14)の表面に酸化膜(16)を形成する

(P5) ことを特徴とする半導体基板の製造方法。 【請求項13】 請求項12に記載の予導体基板の製造 方法において、

不純物をイオン注入により導入して前記埋込領域(3.50 前記イオン注入層形成工程(P6)においては、前記半

導体層用基板 (14) に形成した酸化膜(16)を、イ オン社入層(17) 形成後において残した状態として前 思貼り合わせ工程(P7)に移行させるようにしたこと を特徴とする半端体基板の製造方法。

【請求項14】 請求項1ないし13のいずれかに記載 の半導体基板の製造方法において、

前記利爾工程(P8) 以降の工程において、酸化性雰囲気中で飛処理を行なうことにより前記で事体屋(5) と 前記酸化膜(4) との界由部分の半導体層(5) 側を酸 化ごせる熱酸化工程(P8)を設けたことを特徴とする10 半導体状態の製造方法。

【請求項15】 請求項14に記載の半導体基板の製造 方法において、

前記熱酸化工程 (P8) は、前記剥離1程中 (P8) に 行なう熱処理で連続的に実施することを特徴とする半導 体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、素子形成用の半導 体層を支持用半導体基板上に絶縁機を介して設けてなる 20 半導体基板の製造方法に関する。

[0002]

【発明が解決しようとする課題】支持末度上に絶縁をかして本る予 薄体施設としては、例えば、半導体層と形成してなる予 薄体施設としては、例えば、半導体層としてション半 結品開設を設ける例或のSOI (Silicon On Insulator) 13 基板がある、これは、支料底皮をなるション基板 上に絶縁限としての酸化膜を形成した其態を有するもので ある。このような事態を返収した精態を有するもので ある。このような事態を返収した精態を有するもので ある。このような事態を返収した精態を有するもので かあ、このような事態を返収した精態を有するもので どの理性により半導体振慢的高の高速、低消費電力動作 が可能である。

[0003] このようなSOI構造を有すな半導体基板 の形成力起としては、従来より、種々の力法があるが、 そのひとつとして貼り合わせ流がある。これは、絶縁膜 を形成した支持基度に対して、第子形成例の半導体層を 形成するための単晶をソリコン基板を裏面側から所定 厚さまで利削おしび解落をしたり、あるいは特開平ち 4 211128分配に開示されているような大弦で刺煙 することにより、支持基板側に所望の厚さの単結晶シリ コン海膜を投ずようにして半導体膜を形皮するものである。

【0004】また、上述のようなSO1構造を有する半 等体基板としては、表面に形成する単純温シリコン薄酸 をあらかじめ鳥状に分離した状態として酸性(紙)に形成 した構成のものがある。この場合には、その製造工程上 の器合から、貼り合わせを行なう基板の盃が凹凸を有す る構造となるため、このような凹凸が発生する場合でも 50

貼の合わせを確実に行なるなどうにした方法として、特 順平1-302837号公報に示される方法がある。 【0005】これは、シリコン基板の表面の所定領域に 回廊を形成し、続いてそのシリコン種及上に修仁版を形 成すると共に多結晶シリコン機を形成し、その多結晶シ リコン機の表面を早却にすべく研養を行ない、この後、

リコン線の表面を単知にすべく研鑽を行ない、この後、 実特基板としてのもう一枚のシリコン基板と貼り合わ せ、選択研修を行なうことによりSOI構造を有する节 導体基体を形成するものであり、これにより、均・な膜 原の単結晶シリコン薄膜を 0.1 μm程度まで薄く形成 することができるようになる。

【0006】ところで、近年では、このようなSOI構造をとる平準体基板を利用して形成する素子として、半線体層の下隔に位置する階位制であらかしむ環パターンを埋込形成した構成のものが考えられており、このような構成の半導体事件に形成した素子に対して、規込電極に印加する電圧を変化させることにより表面側に設けるゲート電極の動件しまい前項圧を変更設定することができるようにしためのがある。

【0007】しかしながら、上述のように飲化接中に電 権バターンを形成する場合には、例えば多料品シリコン を用いるとかあるいは金属を埋込形成することが考えら れるが、そのような酸化膜中への埋込構造を形成するための工程が接触になる点で実用上において採用し難いと いう問題がある。

[008] 本第則は、上記型情に鑑みてなされたもの で、その目的は、比較的簡単なプロセスを経ることで半 海体層の下力ら絶縁線を小して電圧を即加で能な埋込 領域を有する半導体基板を形成することができるように した下導体基板の製造方法を整供することにある。 [009]

【課題を解決するための手段】請求項1の発明によれ (は、期込額被形成工程において支持用半導水度低に不純 物を考入して理公額被を形成し、イオン社2株所成工程 において半導体層用基板に刺離用のイオン注人層を所定 の標さに形成し、これらの基限を貼り合わせ工程におい で貼り合わせ、規則工程において熱処理を行ない。 ではいて、支持用半導体基板上に半導体層を形成することができる。 そして、これにより、支約用半導体基板内 に不純物を導入して埋込額域を形成するという簡単な「 程を追加することで、埋込額域を用いて埋込程権として あるいは埋込配線として利用することができる構成を得 ることができる構成を得 ることができる構成を得 ることができる構成を得 ることができる構成を得

【0010】 請求項2の発明によれば、上述の埋込領域 形成工程において、イナン往入法により支持用半導体基 板に対して不純物を導入するので、簡単且つ精度良く埋 扱例域を形成することができ、全体として製造工程を簡 単にすることができる。

【0011】請求項3の発明によれば、埋込領域形成工

程において、支持用半導体基板の表面に酸化膜を形成し た状能で不純物の導入を行かうので、イオン注入等の方 法により不純物を導入する場合に、支持用半導体基板の 表面が直接ダメージを受けることを防止することができ るようになる。

【0012】請求項4の発明によれば、貼り合わせ工程 を実施する際に、支持用半導体基板に対して埋込領域形 成工程において形成している酸化膜をそのまま残した状 施としているので、支持用半漢体基板の表面を蔵出させ ることなく保護した状態で貼り合わせ工程に移行させる 10 ことができると共に、その酸化膜を埋込領域の半導体層 に対するゲート酸化膜として利用することができるよう になる。

【0013】請求項5の発明によれば、埋込領域形成工 程を、酸化膜形成工程、マスク部材形成工程、不純物イ オン注入工程およびマスク部材除去工程から構成し、こ れらにより埋込領域を形成するようにしたので、不純物 導人の工程を簡単日の短時間で実施できるようにするこ

【0014】請求項6の発明によれば、埋込領域形成上 20 程において、支持用半導体基板を熱酸化することにより 酸化膜を形成するので、緻密で良質かつ膜厚の均一性の 良い酸化膜を得ることができ、この酸化膜を埋込領域に 対するゲート酸化膜として使用することで特性の良い素 子を形成することができるようになる。

【0015】請求項7の発明によれば、埋込領域形成工 程において支持用半導体基板に不純物をイオン注入法を 用いて導入したときの結晶の乱れを熱処理工程を実施す ることにより再結晶化するので、支持用半導体基板とし て単結品基板を用いるようにすれば、埋込価域として単 30 結晶の不純物領域を設けることができ、低抵抗化を実現 することができ、素子の特性の向上を図ることができ 3.

【0016】請求項8の発明によれば、熱処理工程を、 貼り合わせ工程以降に行なうので、例えば、請求項9の 発明におけるように、剥離工程の熱処理を行なうことで その熱処理を実施することができ、これによって埋込箱 域の結構構造の乱れを戻すことができるようになり、別 途に熱処理工程を設ける必要もなくなる。

【0017】請求項10の発明によれば、埋込領域形成 40 工程においては、埋込領域に導入する不純物としてその 導人領域の導電形と異なる適電形を形成する不純物を用 いるので、例えば、支持用半導体基板に直接不締物を導 人する場合においては、その支持用半導体基板の導電型 と反対の運奮型の埋込領域として形成することができ、 また、支持用半導体基板にあらかじめ異なる漢徴型の不 純物拡散領域が形成されている場合には、その導電型と 反対の導電型つまり支持用半導体基板の導電型と同じ導 電型の不純物を導入することで反対の導電型の埋込領域 として形成することができ、これによって、その埋込餌 50 〇 I 基板 1 は、例えば、図 4 に示すような半導体素子 6

域に独立して電圧を印加することができる構成が得ら れ、埋込ゲートとしての機能を実現することができるよ うになる.

【0018】請求項12の発明によれば、イオン注入版 形成工程において、イオン注入層を形成するに先だっ て、半導体層用基板の表面に酸化膜を形成するので、半 薬体層として形成する部分をイオン注入によるダメージ が極力少なくすることができるようになる。

【0019】請求項13の発明によれば、イオン注入層 形成工程において、半導体層用基板に形成した酸化膜 を、イオン注入層形成後において残した状態として貼り 合わせ工程に移行させるので、半導体層用基板の表面を 酸化膜で保護した状態としたままで工程を進めることが でき、汚染などによる特性の劣化を極力防止することが できるようになる。

【0020】請求項14の発明によれば、剥離工程以降 に酸化性雰囲気中で熱酸化工程を行なうことにより、半 導体層と酸化膜との界面部分の半導体層を酸化させるの で、半導体層と酸化膜との界面部分が貼り合わせ時の貼 り合わせ面となっている場合には、新たに形成される熱 酸化膜により半導体層との界面が半導体層側の内部に移 動し、これによって界面部分の特性の向上を図ることが でき、埋込領域による半導体層へのゲート酸化態として の特性を向上させることができる。

【0021】請求項15の発明によれば、熱酸化工程 を、剥離工程中に行なう熱処理で連続的に実施するの で、熱酸化工程を別途に実施する必要がなく、工程数を 増やすことなく簡単目つ安価に特性向上のための工程を 実施することができる。

[0022] 【発明の実施の形態】

(第1の実施形態)以下、本発明の第1の実施形態につ いて図1ないし図4を参照しながら説明する。図3

(c) は本発明の製造方法を用いて形成する半導体基板 であるSOI基板」の模式的な断面を示すもので、支持 用半導体基板としての単結晶シリコン基板2の表層部に は埋込領域としての埋込電極パターン3が形成されてい る。この場合、単結晶シリコン基板2は、例えば、p型 で面方位が<100>、所定の比抵抗値の単結晶シリコ ンからなるもので、埋込電極パターン3は、n型の不純 物がイオン注入により導入されて形成されたものであ

【0023】この単結晶シリコン基板2上には熱酸化に より形成された所定膜厚のシリコン酸化原4が設けられ ると共に、その上に半導体層としての単結品シリコン薄 膜5が積層形成されている。シリコン酸化膜4は、埋込 電極パターン3に対してゲート酸化膨としての機能を果 たすものである。

【0024】さて、上述のようにして形成されているS

を形成するのに用いられる。すなわち、この半導体素子 6は、SOI基板1の単結晶シリコン薄膜5を絶縁分離 することにより島状に形成した素子形成領域に、例えば 不純物を拡散することによりチャンネル領域7を形成す る。この上にゲート酸化膜8aを形成すると共にゲート 電概9を形成し、全体を酸化膜8で覆うようにした後、 チャンネル領域7のソース端子10、ドレイン端子11 およびゲート電極9にアルミニウムなどの金鳳電極12 を形成して、他の部分に保護膜13を設ける。

【0025】 さらには、単結品シリコン基板2の表層に 10 埋込電棒パターン3が形成される(同図(c)参照)。 形成している埋込電極パターン3には図示しない他の部 分からオーミック接触をとって外部から電圧を印加可能 に形成されている。そして、このような半導体素子6を 形成することにより、チャンネル領域7が絶縁分離され た良質の素子を形成できると共に、埋込電極パターン3 を利用してバックゲートとしての機能を付加した構成と することができ、これによって、ゲート電極9に印加す る制御電圧のしきい値を変化させることができ、素子の 制御特性の向上を図ることができるものである。

【0026】さて、次に、上述したようなSOI類板1 の製造方法について、図1ないし図3を参照して説明す る。図1は、SOI基板1の製造工程について概略的に 示すもので、以下、この製造工程にしたがって説明す る。全体の概略的な流れとしては、まず、支持用半導体 基板としての単結品シリコン基板2に対して、埋込領域 形成工程として設けられた4つの工程である、酸化膜形 成工程P1、マスク部材形成工程P2、不純物イオン注 入工程P3およびマスク部材除去工程P4を実施する。 次に、半導体層用基板としての単結晶シリコン基板14 に対して酸化膜形成工程P5、イオン注入層形成工程P 30 6を実施する。この後、2枚の単結晶シリコン基板2お よび1.4に対して貼り合わせ工程P7、剥離工程P8お よび研磨工程P9を実施して半導体基板としてのSOI 基板 1 を得る。

【0027】支持用半導体基板としての単結晶シリコン 基板2は、前述したようにp型の不純物が導入されたも ので、少なくとも酸化膜4を形成する側の面は鏡面に仕 上げられたものである。埋込館城形成工程においては、 まず、この単結晶シリコン基板2に対して酸化膜形成工 程 P 1 で熱酸化を行なうことにより表面に所定膜度(例 40 えば、10~100nmの範囲)の酸化腺4を形成する (図2 (a) 参照)。なお、この酸化膜4は、後工程で の不純物イオンの注入工程の際に、重金属による汚染を 防止する膜としても機能するものである。

【0028】続いて、マスク部材形成工程P2におい て、フォトリソグラフィ処理を行なうことによって、単 結晶シリコン基板2の酸化膜4を設けた表面にフォトレ ジスト膜15をパターニングする。このフォトレジスト 膜15のパターンは、次の不純物イオン注入工程 P3の 定している (同図 (b) 参照) ...

【0029】そして、不純物イオン注人工程P3では、 上述のフォトレジスト膜15をマスク部材として不純物 であるAs(砒素)イオンを所定コネルギーで加速して 所定のドーズ量を注入する。この注入するイオン種であ るAsは、シリコンに対してn型の不純物として作用す るので、基板に注入された領域はn型領域として形成さ れることになる。これにより、酸化障4の度下に位置す る単結晶シリコン基板2の表面部分に埋込領域としての 【0030】なお、注入する不純物イオン種は、Asイ オンに限らず、n型として機能させる場合にはリン

(P) イオンを用いることもできるし、あるいは、基板 がn型である場合に対応してp型の不純物であるボロン (B) イオンを用いることもできる。また、さらには必 要に応じて他のイオン種を用いることもできる。

【0031】そして、この時点では、埋込電極パターン 3部分は注入したAsイオンによりシリコンの格子配列 が乱れた状態となっており、後の熱処理工程を経て再結 晶化を行なう。次に、フォトレジスト刺離工程P4にお いて、マスク部材として使用したフォトレジスト膨15 を周知の方法により剥離する(同図(d)参照)。酸化 膜4はこのまま残した状態で貼り合わせ工程P7に移行 する。

【0032】次に、半導体層用基板である単結晶シリコ ン基板14は、形成しようとする半導体層である単結晶 シリコン薄膜5の特性に合わせたものを用い、その少な くとも酸化膜16を形成する面側は鏡面に仕上げられて いる。この単結晶シリコン基板14に対して、まず、酸 化膜形成工程P5で表面に熱酸化によって酸化膜16を 形成する。この酸化膜16は、次工程のイオン注人層形 成工程P6において基板中への重金属の混入などによる 汚染の防止あるいはダメージの低減を目的として設ける ものである。

【0033】イオン注入層形成工程P6では、水素イオ ン(プロトン)もしくは希ガスを、イオン注入する(図 3 (a) 参照)。この場合、イオン注入量は、例えば1 ×10' "atoms/cm2 以上で、好ましくは、5×10 ¹ * atoms/cm² 以上とし、高濃度のイオン注人層 1 7 を形成する。また、このとき注人深さは、形成しようと する単結晶シリコン薄膜5の膵原に応じた深さとなるよ うに、イオンの加速電圧を制御することで行ない、具体 的には、0. $1 \mu m \sim 2 \mu m 程度の範囲の深さとなるよ$ うに加速電圧を設定する。

【0034】この後、酸化膜16を、ウェットエッチン グ処理(例えばフッ酸系のエッチング液を使用) あるい はドライエッチング処理を行なって表層部分をエッチン グ除去する。このとき、酸化模16を全部エッチングす ることもできるが、ここでは、一部を残すようにしてエ イオン注入でマスク部材として機能するように膜厚を設 50 ッチングする。なお、エッチングを行なわずにそのまま 酸化模16を残すことも可能である。

【0035】続いて、上述のようにして準備された2枚 の単結果シリコン基板2および14に対して貼り合わせ 工程P7を実施する。まず、単結晶シリコン基板2およ び1.4のそれぞれに対して健水化処理を行なう、健水化 処理は、例えば、硫酸(H2SO4)と温酸化水素水 (H2 O2) とを4:1で混合した溶液中で、90℃~ 120℃で保持した状態で洗浄を行なった後、純水洗浄 を順次行ない、スピン乾燥により基板表面に吸着する水 分量を制御する。

【0036】この後、単結晶シリコン基板2の埋込電極 バターン3を形成した側の面と、単結晶シリコン基板1 4のイオン注入層17を形成した側の面とを貼り合わせ て密着させる(同図(b)参照)。これにより、2枚の 単結品シリコン基板2、14は、それぞれの表面に形成 されたシラノール基、および表面に吸着した水分子の水 素結合によって接着される。

【0037】この後、剥離工程P8を実施する。剥離工 程P8は、2段階に分けて熱処理を行なう。これは、高 濃度のイオン注入層17部分で剥離現象を起こさせるよ 20 うにする第1の熱処理と、貼り合わせを行なった面の接 合強度を高めるために行なう第2の熱処理とである。水 素イオンが注入されたイオン注入層17である場合にお ける第1の熱処理では、400℃~600℃の範囲の温 度で、好ましくは500℃程度で熱処理を行なう。これ により、イオン注入層17部分で剥離現象を生じさせ、 単結晶シリコン基板2側に半導体層としての単結晶シリ コン薄膜5を残して剥離し、SOI構造を得る。なお、 この状態では、剥離面部分に数nmから数十nm程度の 微小段差(面組さ)が生じていると共に、表面にはイオ 30 の適定あるいは埋込能極パターン3の寸法は、埋込電極 ン注入工程にて発生した欠陥領域が残存している。

【0038】次に、第2の熱処理においては、例えば、 1000℃~1200℃程度で、好ましくは1100℃ 程度で豪素雰囲気中で高温熱処理を行なうことにより、 貼り合わせ面の接合強度を高める。これにより、接合面 部分では、脱水縮合反応が起こってより強固な状態で接 合されるようになる。また、この熱処理では、第1の熱 処理と共に単結晶シリコン基板2ないにイオン注入法に より形成した埋込領域3の部分の結晶の乱れを再配列さ せてコピタキシャル成長させることができるので、埋込 40 電極パターン3の領域を単結晶化することができるよう になる。

【0039】さらに、第2の熱処理では、途中で酸化性 常用気中(例えば酸素素限気中)で所定時間だけ熱処理 を行なうことで、単結品シリコン薄膜 5 の表面側および 酸化膜4との界面側を熟酸化させて薄い酸化膜を形成す る。これにより、単結晶シリコン薄膜5の表面側におい ては、刺離によって生じている微小な段差が緩和される ように酸化膜が形成され、酸化膜4との界面側では、シ

たのが単結晶シリコン薄膜 5 内部の熱酸化により形成さ れた酸化罐とシリコンとの界面となり、界面の特性を改 養することができる。なお、この第2の熱処理を必要に 応じて、すべて酸化性雰囲気中で行っても良い。

【0040】この後、単結品シリコン薄膜5の表面に形 成された酸化膜をフッ酸などのエッチング液を用いてウ エットエッチング処理により除去し、続いて、研修工程 P9により、剥離面に残存している微小段差を無くすよ うにしながら単結晶シリコン薄膜5の障原が所留の膜原 10 となるように研磨処理(例えば化学的機械的研磨処理C MP)を行なって平坦化し、最終的な仕上げ表面を形成 し、SOI基板1を得る(同図(c)参照)。なお、こ のように単結晶シリコン薄膜5の表面に酸化膜を形成し てエッチング除去してから研磨する方法では、研磨のみ で剥離面を平坦化する場合に比べて研磨の削り量を少な くすることができ、これによって単結品シリコン薄膜5 の膜厚の均一性を高めることができる。

【0041】上述のようにSOI基板1を形成する過程 で、埋込領域としての埋込電板パターン3を形成する場 合に、その寸法は、最終的に必要となる寸法に合わせて あらかじめ変動分を見込んで設定しておく必要がある。 つまり、例えば、単結品シリコン基板 2 に対して、イオ ン注入により不純物を導入した後に、種々の熱処理を経 ることにより深さ方向や横方向への熱拡散が進行するの で、マスク寸法に比べて大きく形成されることがある。 したがって、この変動分が素子形成において集積度など との関係で無視できない程度となる場合には考慮する必 要がある。

【0042】また、単結晶シリコン基板2の比抵抗の値 パターン3にパイアスを印加したときに広がる空乏層の 幅を考慮して設定する必要がある。すなわち、単結品シ リコン基板2の比抵抗が高い場合つまり不純物濃度が低 い場合には、埋込帷極パターン3の周囲に空乏層が広が り易くなるので、この点を考慮してパターン幅を設定す る必要がある。逆に、単結晶シリコン基板2の比抵抗を 低く設定できる場合には、埋込電極パターン3の空乏層 の広がり幅が狭いので、設計の自由度が高くなると共に 集積度を高くすることができるようになる。

【0043】このような本実施形態によれば、埋込電極 パターン3を支持用半導体基板としての単結晶シリコン 基板2の表層部に不練物拡散領域として形成するので、 SOI構造を有する半導体基板の構造において埋込領域 を設ける機成を、簡単日つ安価に形成することができる ようになる.

【0044】また、上述の場合に、埋込微極パターン3 を不純物をイオン注入することにより形成し、後の刺離 工程P8における熱処理で再結晶化を図るので、酸化膜 4を形成した状態で形成することができると共に、勢処 リコンと酸化胰との界面が貼り合わせ時の接着面であっ 50 理工程を新たに追加することなく形成することができる ようになる。

【0045】さらに、この剥離工程P8の熱処理で酸化 性雰囲気中で所定時間熱酸化処理を行なうので、形成さ れた単結品シリコン薄膜5の一部を熱酸化させて酸化膜 とするので、両者の界面の質を貼り合わせ時の界面から 移動させて良質なものとすることができる。

【0046】 (第2の実施形態) 図5は本発明の第2の 実施形態を示すもので、第1の実施形態と異なるところ は、埋込領域を形成する支持用半導体基板としての単結 晶シリコン基板 2 にウェル鋼域を形成してその中に埋込 10 形成したが、これに代えて、例えば熱拡散などの方法に 領域を形成するようにしたところである。これは、例え ば、埋込電極パターンとしてn型不純物を導入した領域 およびp型不純物を導入した領域の両方を形成する場合 に有効なものである。

【0047】すなわち、第1の実施形態と同様にして支 持用半導体基板であるp型の単結晶シリコン基板2に は、あらかじめn型の不純物を拡散して形成したn型ウ ェル領域18を設けておく (図5 (a) 参照)。この場 合に、n型ウェル領域18は、酸化膜4を形成した状態 でイオン注入法によりn型不純物を導入して形成しても 20 良いし、あるいは熱拡散法によりn型不純物を導入して から新たに酸化膜4を形成するようにしても良い。

【0048】次に、埋込領域としてn型ウェル領域18 内に形成する埋込電極パターン 19はp型の不純物をイ オン注入法により導入すべく、フォトレジスト膜20を パターニングして n型ウェル領域 18部分に所定形状に 開口するマスク部材として形成する。そして、ボロン (B) などのp型不純物をイオン注入法により導入して

埋込電極パターン19を形成し(同図(b)参照)、こ の後フォトレジスト膜20を剥離する。

【0049】同様にして、単結晶シリコン基板2のn型 ウェル領域18以外の部分に形成する埋込領域としての 即込電極パターン21は、n型の不純物をイオン注入法 により導入すべく、新たにフォトレジスト膜22をパタ ーニングして n 型ウェル領域 1 8 以外の部分に所定形状 に開口するマスク部材として形成する(同図(c)参 照)。そして、砒素あるいはリンなどのn型不純物をイ オン注人法により導入して埋込電極パターン21を形成 し、この後フォトレジスト膜22を剥離する(同図

【0050】上述のようにして埋込電極パターン19。 21が形成されると、この後は、第1の実施形態と間様 にして半導体層用基板である単結晶シリコン基板14に イオン注入層17を形成すると共に、次の貼り合わせ工 程P7、剥離工程P8および研磨工程P9を実施するこ とにより半導体基板を得る。

【0051】このような第2の実施形態によれば、単結 品シリコン基板2内にあらかじめ基板と異なる薬業型の ウェル領域18を形成することにより、埋込領域として n 型の埋込電極パターン21に加えてp型の埋込電極パ 50 スク部材)である。

ターン19を形成することができる。これにより、簡単 な製造工程を経ることにより埋込電極パターン19,2 1を形成することができるようになって、設計の自由度 を高めて適用可能な半導体素子の応用範囲の拡大を図る ことができるようになる。

【0052】本発明は、上記実施形態にのみ限定される ものではなく、次のように変形また拡張できる。埋込電 極パターン3は、支持用半導体基板である単結晶シリコ ン基板2に対してイオン注入法により不純物を導入して より不緬物を導入して形成することもできる。

【0053】単結晶シリコン薄膜5と酸化膜4との界面 を良質な状態に形成するために、例えば、次のような上 程を実施しても良い。まず、半導体層用基板である単結 晶シリコン基板14にイオン往入層17を形成した後 に、表面に形成している酸化膜16を除去し、この後、 イオン注入層17において剥離現象を生じさせない程度 の低い温度で再度熱酸化を行なうことにより、数十nm 程度の良質な薄いシリコン酸化膜を形成すると良い。 【0054】また、上述に代えて、半導体層用基板であ る単結晶シリコン基板14に対して、イオン注入層17 ろかあるいは酸素プラズマ中に放置する処理を行ない.

の形成前あるいは形成後に、酸素イオンを表面に往入す 貼り合わせ工程P7の実施後に、行なう剥離工程P8の 高温で行なう第2の熱処理により、貼り合わせにより形 成した単結晶シリコン薄膜5と基板側との接合強化を行 なうと共に単結晶シリコン薄膜5の一部を酸化膜に形成 することで界面を良質にすることもできる。 【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すSOI基板の製 造工程の概略的な説明図

【図2】 SO1基板の製造工程の模式的断面図(その

【図3】SOI基板の製造工程の模式的断面図(その


【図4】SOI基板を利用して形成した半導体素子の模

【図5】本発明の第2の実施形態を示す製造工程の模式 的断面図

式於斯而図 【符号の説明】

1はSOI基板(半導体基板)、2は単結晶シリコン基 板(支持用半導体基板)、3は埋込電極パターン(埋込 領域)、4は酸化膜、5は単結晶シリコン薄膜(半導体 層)、6は半導体素子、7はチャンネル層、8 a はゲー ト酸化膜、8は酸化膜、9はゲート電極、14は単結晶 シリコン基板(半導体層用基板)、15はフォトレジス ト膜(マスク部材)、16は酸化膜、17はイオン注入 層、18はn型ウェル領域、19,21は埋込電極パタ ーン(埋込領域)、20、22はフォトレジスト膜(マ

[図1]



[24]

